根据触发器建立/保持时间和时钟skew等条件计算电路的最快工作频率

首先，答案里把“触发器的建立/保持时间”这个名词指涉了两个概念：触发器本征建立保持时间和模块要求建立保持时间。前面那个指的是触发器本身的性质，后面那个指的是此模块的要求。例如，一个本征建立时间为2ns的D触发器，其前面的组合逻辑延迟3ns，因此在无时钟偏斜下，此模块要求建立时间为2+3=5ns。 另一种题是已知建立时间容限、组合逻辑延迟时间和本征建立时间，求冗余值。这里的建立时间容限来自于时钟。例如，时钟周期Tclk=10ns，那么容限是10-2-3=5ns。 第二，只要符合时序要求，那么模块的最大工作频率仅与本征建立时间、保持时间和传输时间有关系，因为模块的建立时间和保持时间里时钟偏斜和组合逻辑的影响被抵消了。例如本征建立时间为2ns，保持时间3ns，传输时间5ns；组合逻辑2ns，时钟偏斜1ns。那么模块要求建立时间为本征建立+组合-偏斜=3ns，模块要求保持时间为本征保持-组合+偏斜=2ns；因此最大频率为1/(建立+传输+保持)=100MHz。

43:40