同步设计：优点：系统更加稳定，一般不需要考虑跨时钟域问题，使得电路结构更加简单，不许考虑竞争冒险问题，有利于时序分析。缺点：电路运行时间长，实时性不高。异步时钟：优点：在关键路径采用更高频率的异步时钟，可以缩短电路运行时间，在无数据变化时，可以降低时钟频率，减小功耗。缺点：电路设计复杂，需考虑跨时钟问题。

13:15