异步电路的优点: 无时钟信号，因此不受限与时钟频率，理论上它的延时等同于逻辑门的传播延时。 低功耗设计，因为在不执行实际计算时没有晶体管转换，因此极大降低动态功耗。 更能容忍工艺变化和外部电压波动。 在实现高性能的同时可以合理的处理可变输入和输出速率，以及不匹配的流水线级延迟。 摆脱了分配高扇出、时序敏感时钟信号的困难。 异步电路的缺点: 需要额外的面积来实现握手逻辑，因此一些情况下造成面积增大。电路元件数量可能达到同步电路的两倍。 设计难度增大， 并且受到诸如对输入在门的相对到达时间的敏感性等问题的影响。 如果两个输入同时转换，则电路可能会进入错误状态，取决于门的传播延迟的微小差异，即所谓的竞争条件。简单说就是易受到毛刺的影响。 难以进行静态时序分析。 在具有复杂数据路径的架构中，异步电路的性能可能会降低。 缺乏专注于异步设计的专用商业 EDA 工具。

31:35