module top(     input           clk,     input           rst_n,     input           data,     output          flag_101     ) parameter   S0 = 0,             S1 = 1,             S2 = 2,             S3 = 3; reg     [1:0]   state; always @(posedge clk or negedge rst_n)begin     if(rst_n == 1’b0)begin         state <= S0;     end     else begin         case(state)         S0:              if(data == 1)                 state <= S1;             else                  state <= S0;         S1:              if(data == 0)                 state <= S2;             else                  state <= S1;         S2:             if(data == 1)                 state <= S3;             else                  state <= S0;         S3:             if(data == 1)                 state <= S1;             else                  state <= S2;         default:                 state <=S0;                endcase     end end assign  flag_101 = (state == S3)? 1’b1: 1’b0; endmodule 根据上述设计代码,若输入data 为1010101 ,则会输出()

区块链毕设网qklbishe.com为您提供问题的解答

module top(
    input           clk,
    input           rst_n,
    input           data,
    output          flag_101
    )
parameter   S0 = 0,
            S1 = 1,
            S2 = 2,
            S3 = 3;

reg     [1:0]   state;

always @(posedge clk or negedge rst_n)begin
    if(rst_n == 1’b0)begin
        state <= S0;
    end
    else begin
        case(state)
        S0: 
            if(data == 1)
                state <= S1;
            else 
                state <= S0;
        S1: 
            if(data == 0)
                state <= S2;
            else 
                state <= S1;
        S2:
            if(data == 1)
                state <= S3;
            else 
                state <= S0;
        S3:
            if(data == 1)
                state <= S1;
            else 
                state <= S2;
        default:
                state <=S0;       
        endcase
    end
end
assign  flag_101 = (state == S3)? 1’b1: 1’b0;
endmodule

根据上述设计代码,若输入data1010101,则会输出()
101序列检测器,序列里有多少个101就会输出多少个1
15:41

以上就是关于问题module top(
    input           clk,
    input           rst_n,
    input           data,
    output          flag_101
    )
parameter   S0 = 0,
            S1 = 1,
            S2 = 2,
            S3 = 3;

reg     [1:0]   state;

always @(posedge clk or negedge rst_n)begin
    if(rst_n == 1’b0)begin
        state <= S0;
    end
    else begin
        case(state)
        S0: 
            if(data == 1)
                state <= S1;
            else 
                state <= S0;
        S1: 
            if(data == 0)
                state <= S2;
            else 
                state <= S1;
        S2:
            if(data == 1)
                state <= S3;
            else 
                state <= S0;
        S3:
            if(data == 1)
                state <= S1;
            else 
                state <= S2;
        default:
                state <=S0;       
        endcase
    end
end
assign  flag_101 = (state == S3)? 1’b1: 1’b0;
endmodule 根据上述设计代码,若输入data 为1010101 ,则会输出()的答案

欢迎关注区块链毕设网-
专业区块链毕业设计成品源码,定制。

区块链NFT链游项目方科学家脚本开发培训

从业7年-专注一级市场


微信:btc9767
TELEGRAM :https://t.me/btcok9

具体资料介绍

web3的一级市场千万收益的逻辑


进群点我



qklbishe.com区块链毕设代做网专注|以太坊fabric-计算机|java|毕业设计|代做平台-javagopython毕设 » module top(     input           clk,     input           rst_n,     input           data,     output          flag_101     ) parameter   S0 = 0,             S1 = 1,             S2 = 2,             S3 = 3; reg     [1:0]   state; always @(posedge clk or negedge rst_n)begin     if(rst_n == 1’b0)begin         state <= S0;     end     else begin         case(state)         S0:              if(data == 1)                 state <= S1;             else                  state <= S0;         S1:              if(data == 0)                 state <= S2;             else                  state <= S1;         S2:             if(data == 1)                 state <= S3;             else                  state <= S0;         S3:             if(data == 1)                 state <= S1;             else                  state <= S2;         default:                 state <=S0;                endcase     end end assign  flag_101 = (state == S3)? 1’b1: 1’b0; endmodule 根据上述设计代码,若输入data 为1010101 ,则会输出()