题目描述： 存在两个同步的倍频时钟clk0 clk1, 已知clk0 是clk1 的二倍频，现在要设计一个切换电路，sel 选择时候进行切换，要求没有毛刺。 信号示意图： 波形示意图：
区块链毕设网qklbishe.com为您提供问题的解答
题目描述：
存在两个同步的倍频时钟clk0 clk1,已知clk0是clk1的二倍频，现在要设计一个切换电路，sel选择时候进行切换，要求没有毛刺。
信号示意图：
module huawei6(
input wire clk0 ,
input wire clk1 ,
input wire rst ,
input wire sel ,
output reg clk_out
);
//*************code***********//
reg sel1,sel0;
always @(negedge clk0 or negedge rst) begin
if(rst == 1’b0) sel1 <= 0;
else sel1 <= !sel0 & sel;
end
always @(negedge clk1 or negedge rst) begin
if(rst == 1’b0) sel0 <= 0;
else sel0 <= !sel1 & !sel;
end
always@(*)begin
clk_out <= (sel1 & clk1) | (sel0 & clk0);
end
//*************code***********//
endmodule
以上就是关于问题题目描述：
存在两个同步的倍频时钟clk0 clk1, 已知clk0 是clk1 的二倍频，现在要设计一个切换电路，sel 选择时候进行切换，要求没有毛刺。 信号示意图： 波形示意图：的答案
欢迎关注区块链毕设网-
专业区块链毕业设计成品源码，定制。
区块链NFT链游项目方科学家脚本开发培训
.jpg){kind=link}